2026國際電路與系統(tǒng)研討會在上海召開，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表主旨演講，正式提出韜(τ)定律——這是中國首次在全球半導(dǎo)體領(lǐng)域發(fā)布產(chǎn)業(yè)指導(dǎo)新原則，為后摩爾時代指明全新技術(shù)路徑。

　　面對摩爾定律逼近物理極限、制程縮微成本飆升的行業(yè)困境，韜定律跳出傳統(tǒng)“幾何縮微”框架，創(chuàng)新性提出以“時間縮微”替代“空間縮微”。其核心是系統(tǒng)性降低時間常數(shù)(τ)，通過邏輯折疊等原創(chuàng)技術(shù)壓縮信號時延。

　　在不依賴極致制程的前提下，實現(xiàn)晶體管密度與系統(tǒng)性能的持續(xù)躍升華為。基于該定律，華為過去六年已成功設(shè)計并量產(chǎn)381款芯片，覆蓋多領(lǐng)域應(yīng)用。

　　何庭波在會上官宣，2026年秋季將發(fā)布全新麒麟手機(jī)芯片(麒麟2026)，這是業(yè)界首款完整采用邏輯折疊技術(shù)的旗艦芯片。

　　該技術(shù)突破傳統(tǒng)平面布局限制，將芯片結(jié)構(gòu)從單層拓展至雙層，大幅縮短信號路徑、提升晶體管密度，實現(xiàn)性能階躍式提升。華為預(yù)計，到2031年，基于韜定律的高端芯片，晶體管密度將達(dá)到1.4納米制程同等水平。

　　從技術(shù)體系來看，韜定律構(gòu)建了器件、電路、芯片、系統(tǒng)四層協(xié)同優(yōu)化架構(gòu)華為：底層優(yōu)化晶體管與互連損耗;中層以邏輯折疊突破物理邊界;頂層通過軟硬件協(xié)同與靈衢總線重構(gòu)，實現(xiàn)全棧性能躍升華為。何庭波強(qiáng)調(diào)，未來十年將持續(xù)推進(jìn)多層折疊技術(shù)迭代，同時秉持開放合作理念，攜手全球伙伴共建半導(dǎo)體新生態(tài)。

　　此次韜定律發(fā)布與麒麟2026芯片官宣，標(biāo)志著華為在半導(dǎo)體領(lǐng)域完成從技術(shù)跟隨到理論引領(lǐng)的跨越，為全球產(chǎn)業(yè)突破瓶頸提供中國方案，也讓國產(chǎn)高端芯片迎來全新突破時刻。